高速GaNトランジスタの並列化

大電流、高周波アプリケーション向け の窒化ガリウム・トランジスタの効果 的な並列化



David Reusch 博士、アプリケーション・エンジニアリング部門ディレクタ

窒化ガリウム(GaN)・ベースのパワー・デバイスは、シリコン(Si)・パワー MOSFETの能力を超える周波数およびスイッチング速度で動作できるので、急 速に採用が進んでいます。このアプリケーション・ノートでは、大電流出力が必 要なアプリケーションにおける高速GaNトランジスタの並列化について説明しま す。ここでは、回路内の寄生成分が特性に及ぼす影響について説明し、高速GaN トランジスタの並列特性を改善するためのプリント回路基板のレイアウト法を提 案します。最適化されたレイアウトの4個の並列ハーフブリッジが、35%~100% の負荷で96.5%を超える効率を達成する48 V入力、12 V 出力、480 W、300 kHz、 40 Aの単相バック(降圧)・コンバータとして動作したことを実証します。

パワー・コンバータはすべて、全体的なシステ ム・コストを削減すると同時に、常に、より大 きな出力電力、より高い効率、より高い電力密 度、より高い動作温度、そして、より高い信頼 性へという方向に向かっています。特性を改善 するためには、より良いパワー・デバイスが必 要になります。シリコン(Si)のパワー・デバ イスの場合、技術が成熟し、その理論的限界 に近づくにつれて、特性の向上は鈍化してきて います。窒化ガリウム(GaN)・トランジスタ は、さまざまな電力変換用途において、シリコ ン・デバイスの潜在的な代替品として、従来不 可能だった新しいアプリケーションを可能にす るデバイスとして浮上してきています[1]。 最初に市販されたエンハンスメント・モード 窒化ガリウム・トランジスタが2010年に製品化 されて以来、eGaN FETは、それ以前に利用可 能ないかなる半導体と比べても、極めて小さな 実装面積で、極めて低いオン抵抗を備えてい ます。図1に示すように、eGaN FETは、横型 のデバイス構造と耐圧範囲15 V ~300 V を備え た最新世代のGaNデバイスでも、この伝統を継 承しています。200 V では、eGaN FETは、デ バイス面積とオン抵抗の積で、最先端の最高 のMOSFETの1/9.5という仕様上のオン抵抗を 備えています。耐圧100 V、80 V、60 V、40 V では、eGaN FETの仕様上のオン抵抗は、最先 端の最高のMOSFETの1/2.4、1/2.2、1/1.6、 1/1.05に低減されています。

GaN 技術の初期段階では、理論上の限界から離 れており[1]、GaN の改善率は、今後も急速に 改善し続けるでしょう。

トランジスタの仕様上のオン抵抗を低減する ことで、所定の領域で導通できる電流量を 増やすことができますが、優れた回路内特性 とは直接的な相関はありません。特に、ス イッチング損失が支配的な損失メカニズ ムになることが多い高周波パワー・コン バータの設計では、相関はありません。異 なるアプリケーションにおいて、所定のデ バイス技術の回路内特性を比較するため に、スイッチングの性能指数(FOM)[2] ~[8]が、ほぼ半世紀にわたって使われていま す。一般的なFOMは、ゲート電荷のFOMで す[6]。eGaN FETと最先端のMOSFETに対す るゲート電荷のFOMを図2に示します。耐圧 200 V、100 V、40 V では、eGaN FETの仕様 上のオン抵抗は、最先端の最高のMOSFETの 1/9、1/5.5、1/1.9に低減されています。ハー ド・スイッチングのアプリケーション、およ び、共振やソフト・スイッチングのアプリケー ションなど、異なるアプリケーションに適した さまざまなFOMがあります [9]。



図1 : シリコンMOSFETとeGaN FETの仕様上のオン抵抗とブ ロッキング電圧。



図2:ドレイン-ソース間電圧が定格電圧の半分、ドレイン-ソ ース間電流が20 AのときのeGaN FETと最先端のSi MOSFET のゲート電荷性能指数FOMの比較。

高速GaNトランジスタの並列化

GaN トランジスタは、すべてのアプリケーショ ンに対して、性能指数FOMがより小さいので 広範囲のアプリケーションにおいて、最先端の シリコンMOSFETと比べて、大幅な性能向上に つがります [9] ~ [14]。

FOMは、デバイス技術を比較するときに役 立つツールですが、回路内の特性は、パッ ケージの寄生成分とプリント回路基板レイ アウトの寄生成分の両方によっても大きく 影響されます。このアプリケーション・ノ ートでは、寄生成分による特性への影響を調 べ、大電力用途向けに高速GaNトランジスタ の並列化を評価します。48 V入力、12 V出 力、480 W、300 kHz、40 A の単相バック・コン バータとして動作する4つの並列ハーフブリッ ジについて、GaNトランジスタの並列特性を改 善する方法を提案し、実験的に検証します。

特性への寄生成分の影響

実際のアプリケーションにおいて、FOMが小さ いことは、高効率化を実現する要因の1つに過 ぎません。バック・コンバータでは、図3に示 すようにコンバータの特性に大きな影響を与え る2つの主な寄生インダクタンスがあります。 共通ソース・インダクタンスL_sは、ドレイン らソースへの電力電流経路とゲート・ドライバ のループで共有されるインダクタンスです。高 周波電力ループ・インダクタンスL_{Loop}は、デバ イスの転流ループのインダクタンスです。これ は、入力容量の正の端子から、上側のデバイ ス、同期整流器、接地ループ、および入力容量 を通る寄生インダクタンスで構成されます。

共通ソース・インダクタンスL_sは、デバイス の駆動速度に直接影響するため、特性にとって 重要であることが知られています[15],[16]。 共通ソース・インダクタンスが増加すると、 実効的なゲート駆動電圧とゲート駆動電流が大 幅に減少し、スイッチング速度が遅くなり、 式(1)に示したようにスイッチング損失が増 加します。スイッチング遷移に対するインダク タンスの影響は、図4に示す Si MOSFETの波形 の寄生 di/dt 電圧バンプの一部として見ることが できます。オンした時の利用可能なゲート駆動 電流は、次式で与えられます。

$$I_{G} = \frac{V_{Driver} - V_{GS} - V_{LS}}{R_{G}} = \frac{V_{Driver} - V_{GS} - L_{S} \cdot \frac{dI_{DS}}{dt}}{R_{G}}$$
(1)

ここで、 V_{Driver} はゲート駆動電圧、 V_{GS} はデバイ スに加わるゲート・ソース間電圧、 V_{LS} は共 通ソース・インダクタンスに加わる実効電圧 で、デバイスの電流転流時の $L_S \cdot di_{DS}/dt$ と等し い値です。 R_G は、ドライバの抵抗、内部のパワ ー・デバイスの抵抗、および外部のゲート・ル ープ抵抗を含む実効的なゲート抵抗です。

高周波ループ・インダクタンスL_{Loop}は、共通ソ ース・インダクタンスとしてスイッチング速 度にペナルティーを科すものではありません が、依然としてスイッチング特性に負の影響を 与えます[17],[18]。高周波ループ・インダク タンスのもう1つの大きな欠点は、次式で与え られ、図4に示すように、スイッチング遷移中 に誘起されるドレイン-ソース間のスパイク電 圧です。

$$V_{L_{LOOP}} = L_{LOOP} \cdot \frac{di_{DS}}{dt}$$
(2)



図3:寄生インダクタンスがある同期バック・コンバータ。



図4: eGaN FETとMOSFETを利用した設計のスイッチング・ノード波形 (V_{IN} = 48 V、 I_{OUT} = 10 A、 f_{ss} = 300 kHz、GaNトランジタ: EPC2001、MOSFET: BSZ123N08NS3G)。

A. パッケージの寄生成分

GaNトランジスタのFOMが小さいことから可 能な高いスイッチング速度を実現するために は、パッケージとプリント回路基板レイアウト の寄生成分を小さくしなければなりません。こ のサブセクションでは、GaNトランジスタとSi MOSFETのデバイス・パッケージを比べます。

トレンチ構造のSi MOSFETの場合、ゲート端 子およびソース端子と、ドレイン端子は、デ バイスの反対側に配置されます。これによっ て、デバイスをプリント回路基板に接続する ために、ソースとゲート、またはドレインの いずれかから外部接続しなければならず、特 性を制限するパッケージの寄生成分が生じま す。Si デバイスの最も一般的なパッケージの1 つであるLFPAK (Loss Free Package)を図5に示し ます。LFPAKは、ソース端子とゲート端子をプ リント回路基板に接続するために、外部のリー ド・フレームを使います。LFPAKのソース接続 は、共通ソース・インダクタンスだけで0.5 nH を超え、Si MOSFETパワー・デバイスの回路 内特性を低下させます [11]。

ランド・グリッド・アレイ(LGA)のパッケー ジに収めた横型構造の高耐圧GaNトランジスタ は、図6に示すように、すべての接続がチップ の同じ側に配置されているため、パッケージ 上の大きな利点があり、寄生成分の大きい複 雑なパッケージが必要ありません。LGA封止の GaNトランジスタは、パッケージ全体のインダ クタンスが0.2 nH未満と見積もられており、Si MOSFETパッケージよりも大幅に低くなってい ます。[10]では、GaNトランジスタのLGAパッ ケージの影響と、入手可能な最高のトレンチ・ デバイスを下回るパッケージの寄生のインダク タンスと抵抗の低減は、定量化されています。

B. プリント回路基板の寄生成分

より高いスイッチング速度と、より小さいパッ ケージの寄生インダクタンスによって、プリン ト回路基板のレイアウトがコンバータ特性の制 限要因になります。低減すべき最も重要な寄生 成分は、共通ソース・インダクタンスです。こ れは、高周波の電力ループとゲート・ドライ バのループによって共有されるインダクタンス です。プリント回路基板のレイアウトによって 追加される共通ソース・インダクタンスを最小 限に抑えるには、ゲート・ドライバのループと 高周波の電力ループの相互作用が非常に小さく なるように配置してください。レイアウト例 を図7に示します。ここでは、赤色で示された ゲート駆動ループと黄色で示された高周波ルー プがGaNトランジスタのすぐ隣でだけ相互作用 し、GaNトランジスタのパッケージが実現する パッケージ内部の超低インダクタンスによって 共通ソース・インダクタンスを最小限に抑えて います。



図5: Si MOSFETのLFPAK (Loss Free Package)の分解図。



図6 : eGaN FETのランド・グリッド・アレイ・パッケージ (LGA) の分解図。



図7 : eGaN FETの表面図、内部層1の表面図、側面図と最適電カループ。

従来の設計よりも高周波ループ・インダクタ ンスを低減するために、図7の左下に示す第1 の内部層を電力ループの戻り経路として利用 する最適レイアウトが開発されました。この 戻り経路は、図7の左上に示されている表面 層の電力ループ経路の真下に配置し、物理的 に最小のループ・サイズが可能になり、磁場 の自己相殺を実現できます。図7に示す側面図 は、多層プリント回路基板内に、高さが低い磁 界の自己相殺ループを形成したときの概念を示 しています。GaNベースのハーフブリッジ設計 では、EPC によって開発された最適レイアウト を使うことによって、0.4nH 未満の高周波ルー プ・インダクタンスが得られ、Si MOSFETと比 べて、GaNトランジスタの回路内特性をさらに 向上させました。

より小さいFOM、より寄生成分が小さいパッ ケージ、より寄生成分が小さいプリント回路 基板レイアウトの組み合わせで、GaNトランジ スタは、最先端のSi技術を大幅に上回る特性上 のメリットをもたらします。GaNトランジスタ は、図4に示すように、小型、低オン抵抗のデ バイスなので、スイッチング速度を向上させる ことができます。したがって、回路設計者は、 動的なスイッチング損失と静的な導通損失を低 減できるので、デバイスの損失を大幅に低減で き、システム効率を高められます。

高速GaNトランジスタの並列特性の向上

45 40

35

30

20 ŧ

15

10 5 0

0.2

04

S 25

浜港

前のセクションでは、1個のGaNトランジスタ で強化された特性を実証しました。多くのアプ リケーションでは、より大きな電流が必要にな ります。このセクションでは、大出力電流の用 途で高効率化を実現するために、GaNトランジ スタの並列接続の可能性を評価します。

A. 高速GaNトランジスタ並列化の課題

デバイスを並列接続する目的は、オン抵抗が高 い複数のデバイスを組み合わせて、1個の低オ ン抵抗のデバイスと見なして動作させ、高い電 力処理能力を実現することです。デバイスを効 果的に並列化するために、各デバイスが電流を 動的に等しく共有し、定常状態で、スイッチ ングに関連する損失を等しく分担しなければな りません。並列デバイス間に不均一な回路内寄 生成分があると、不均一な分配と電気的、熱的 特性の劣化を招き、デバイス並列化の効果を制 限します[19]。GaNトランジスタのような高速 デバイスの場合、スイッチング速度を高速化す ると、寄生成分のミスマッチの影響が増幅され ます [20]。

前のセクションでは、共通ソース・インダクタ ンスと高周波ループ・インダクタンスの最小化 の重要性を取り上ました。GaNトランジスタを 並列化するために、これらの寄生成分は、最高 の特性を実現するために最小限に抑え込むだけ でなく、適切な並列動作を保証するためにバラ ンスをとる必要があります。共通ソースと高周 波ループの間のインダクタンスの差が並列ハー フブリッジの間で大きくなると、動的な電流差 も増加します:

$$I_{DIFF} = \frac{I_{SW1} - I_{SW2}}{I_{SW1} + I_{SW2}}$$
(3)

ここで、I_{DIFF}は、並列接続した2つのGaNハー フブリッジ間の動的電流差であり、I_{sw1}とI_{sw2} は、スイッチング遷移の後に出力電流 (I_{out})が到達したときの並列トランジスタにお けるそれぞれの電流です。

45

40

35

30

20

15

S 25 電流差

電流の分割に対する寄生成分の影響を評価す るために、LTSPICEで耐圧100 VのEPC2001の モデルを使ってシミュレーションを作成しま した。図8は、48 V入力で、さまざまな共通ソ ース・インダクタンスを備えた2つの並列接続 したGaNハーフブリッジ(公称ドレイン・イン ダクタンス ($L_D = L_{Loop} - L_s$)を0.3 nH に設定 し、ハーフブリッジのペアの1つだけを増加) の高周波ループ・インダクタンスの寄生成分 の不均一によって電流分割が劣化する様子を示 しています。ここでは、共通ソース・インダク タンスは、並列ハーフブリッジの両方で同じ に保たれていました。図8から、共通ソース・ インダクタンスが小さくなるにつれて、電流分 割の問題がより顕著になることも分かります。 より小さい共通ソース・インダクタンス値で電 流分割問題が大きくなることは、より高いス イッチング速度において生じます。電流分割が 並列デバイスの間で悪化するにつれて、電気 的、熱的な特性が次のセクションで示すように

48 V入力において、さまざまな高周波ループ・ インダクタンスで動作する2つの並列接続した GaNハーフブリッジの共通ソース・インダクタ ンスの寄生成分の不均一に起因する電流分割差 を図9に示します(公称の共通ソース・インダ クタンスは0.1 nH に設定され、ハーフブリッジ のペアの1つだけを増加させ、ドレイン・イン ダクタンスは、並列ハーフブリッジに対して両 方とも同じに保持)。ループ・インダクタン スの不均一と同様に、共通ソース・インダク タンスが変化すると、電流分割は悪化します。 この傾向は、ループ・インダクタンスが減少 し、可能なスイッチング速度が増加するにつれ て拡大します。

劣化します。



る2つのハーフブリッジを備えた $V_{\mathbb{N}}$ = 48 V、 I_{out} = 25 AのGaNベース単 相バック・コンバータにおけるデバイスの動的電流分割に対する高周波ル ース・インダクタンスの不均一の影響(GaNトランジスタ: EPC 2001)。 ープ・インダクタンスの不均一の影響(GaNトランジスタ: EPC 2001)。

0.8

0.6

図8:さまざまな共通ソース・インダクタンスに対して、並列に動作す

ループ・インダクタンスの差 (nH)

10

 $L_{s} = 0.10 \text{ nH}$

♦ L_s = 0.15 nH

L_s = 0.20 nH

• L_s = 0.25 nH

 $L_{s} = 0.50 \text{ nH}$

12

 $L_{D} = 0.3 \text{ nH}$

 $L_D = 0.5 \text{ nH}$

 $L_{\rm D} = 0.7 \, \rm nH$

 $L_D = 0.9 \text{ nH}$

B. 並列トランジスタのプリント回路基板レイア ウトの最適化

スイッチング速度が着実に高速化し、寄生イン ダクタンスが減少し続けると、並列特性を向上 させるために、改良された技術を開発する必要 があります。高速GaNトランジスタを効果的に 並列化するためには、プリント回路基板レイア ウトが原因の寄生成分の不均一を最小限に抑え なければなりません。前のセクションで説明し た最適レイアウトに基づいた2つの異なる並列レ イアウトを検討し、最適化された単一トランジ スタ設計と同様の並列特性を実現する能力を評 価します。各ハーフブリッジ設計には、上側ス イッチ(T₁₄)と同期整流器(SR₁₄)用の各4個 のデバイスが並列に搭載されており、スイッチ ング周波数 300 kHzで48 V入力、12 V出力の 単相バック・コンバータ構成でテストしまし た。全体として、最大出力電力 480 W、最大出 力電流40 Aを実現するために、TI社の1個のゲー ト・ドライバLM5113と8個の100 VのGaNトラン ジスタEPC2001を使いました。

並列設計を図10に示します。図10(a)に示さ れている第1の設計では、4個のGaNトランジス タが近接して配置されており、単一の高周波電 カループで、「1個」のパワー・デバイスとし て動作します。このレイアウトの欠点は、ルー プ・サイズが大きくなることによって高周波 ループ・インダクタンスが増加し、個々の電 カループが異なるために、各デバイスが不均 ーな寄生成分を持つことです(L₁∞∞≈1.7 ~2.6nH)。すなわち、電流の共有と熱の問題に つながります。図10(b)に示す第2の設計は、 1個のゲート・ドライバLM5113の周りに対称 に配置された4つの分散型高周波電力ループを 採用しています。この設計は、各デバイス・ ペアの全体的な寄生成分が最も小さ く (L_{Loon}≈0.4 nH) 、最も重要なことは、寄生成 分の均一性が最適なので、適切な並列動作を確 実なものにします。

この2つの設計の同期整流器のスイッチング遷移 の電圧波形も図10に示しました。単一の高周波 電力ループ設計におけるスイッチング・ノード の波形が図10(a)で、最も内側と最も外側のデ バイスの電圧遷移のスイッチング時間差は、ほ ぼ2nsであり、これは、全スイッチング時間をは、ほ ぼ2nsであり、これは、全スイッチング時間の 約25%に相当します。この電圧差は、このプリ ント回路基板レイアウトにおける寄生成分の不 均一を示しています。単一高周波ループ設計で は、2つのデバイスとも、個々の高周波ループ・ インダクタンスが大きいほど、大きな電圧オー バーシュートを示します。これらのデバイス も、寄生成分の不均一によって、異なる電圧オ ーバーシュートを示します。



図10:4つの並列GaNハーフブリッジのレイアウト、および 1つの高周波電カルー プ(a) と4つの分散型高周波電カループ(b) のスイッチング・ノード波形 (V_{IN} = 48 V、V_{OUT} = 12 V、I_{OUT} = 30 A、f_{sw} = 300 kHz、GaNトランジスタ T/SR: EPC2001)。

4つの対称な高周波電力ループ設計に対する スイッチ・ノードの波形を図10(b)に示しま す。デバイスの電圧遷移は、ほぼ同じです。こ のレイアウトでは、寄生成分のバランスを十分 にとれることが分かります。分散された高周波 ループのレイアウトでは、電圧オーバーシュー トも低減し、個々の高周波ループ・インダクタ ンスを低減する効果があります。このバランス のとれたレイアウトは、より良い電気的、熱的 特性を実現することによって、全体の特性を向 上させます。

高速GaNトランジスタの並列化

2つの並列設計の熱に対する評価を図11に示し ます。図11(a)に示したように、単一高周波 ループ設計では熱の不均一が明らかです。この 場合、熱のスポットは、寄生成分の不均一の結 果として、電力の大部分を扱うデバイスの上に 生じます。入力コンデンサに最も近い上側スイ ッチT₁は、入力コンデンサから最も離れた上側 スイッチT₄よりも10°C以上高い最高温度になり ます。図11(b)に示す4つの分散型電力ループ 設計では、熱のバランスが非常に良く、デバイ ス間の温度差は無視できます。プリント回路基 板上の最も損失が大きい上側デバイスへの集中 を避けることによって、熱の分布も良好になり ます。

個別の寄生成分を低減し、寄生成分のバランス を改善することによって、分散型の4つの高周 波ループ設計は、より効率的なスイッチングと 並列化が実現できます。これによって、図12に 示すように、より良い電気的、熱的な特性が 得られます。分散型高周波ループ設計は、40 А で効率が0.2%向上し、最大デバイス温度がほ ぼ一定に10℃低下します。48 V 入力、12 V 出 カ、480W、300kHz、40Aの単相バック・コ ンバータとして動作する改善された4つの並列 ハーフブリッジのレイアウトは、35%~100% の負荷において96.5%以上の効率を達成しまし た。このアプリケーション・ノートで説明した 効果的な並列化の方法によって得られるより大 きな電力処理能力と組み合わせて、スイッチン グ周波数を高くできるGaNトランジスタの能力 によって、高周波で大出力電流を必要とする新 しい用途の模索が可能になります。

1個のGaNトランジスタ、2つの並列トランジス タ、および、4つの並列トランジスタを搭載し た最適なプリント回路基板設計のスイッチン グ波形が図13です。スイッチング・サイクル全 体を見ると、図13(a)に示すように、スイッ チング速度の差は分かりません。大電流用途 向けに高いスイッチング速度が得られる並列 GaNトランジスタの能力を実証しています。図 13(b)から、スイッチングの立ち上がり時間 の拡大図を見ると、並列設計は、並列化したデ バイスの数に比例してスイッチング速度が遅く なり、単一で、より大きく、より低抵抗なデバ イスとして効率的に動作します。



図11:単一の高周波電力ループ(a) と4つの分散型高周波電力ループ(b) を使った並列GaNハー フブリッジのレイアウトの熱測定 (V_{IN} = 48 V、V_{out} = 12 V、I_{out} = 30 A、f_{sw} = 300 kHz、 L = 3.3 μH、GaNトランジスタT/SR: 100 VのEPC2001、ファン速度: 200 LFM)。



図12: 並列GaNハーフブリッジの従来設計と提案した設計の効率(上の図) と最高温度の比較(下の図) (V_{IN} = 48 V、V_{out} = 12 V、f_{sw} = 300 kHz、 L = 3.3 µH、GaNトランジスタT/SR: EPC2001)。

高速GaNトランジスタの並列化

結論

高性能GaNトランジスタの導入は、従来の SiMOSFET技術で可能なよりも、高い周波 数と高い効率でスイッチングできる可能性が あります。改善された性能指数FOMと低い 寄生成分のパッケージとを組み合わせたGaN トランジスタは、デバイスの能力を完全に活 用するために、プリント回路基板のレイアウ トの寄生成分を小さくしなければなりませ ん。このアプリケーション・ノートでは、 パッケージやレイアウトの寄生成分が回路 内の特性に及ぼす影響を取り上げ、最適化 されたレイアウトについて議論し、GaNトラ ンジスタの潜在的な能力を一段と向上させま した。さらに、高速、低寄生成分のデバイス の並列化時に直面する課題に対処し、改良 された並列技術を提案することによって、 大電流出力のアプリケーション向けにGaNト ランジスタを並列化したときの能力を評価 しました。提案した設計方法の実験的検証 のために、最適化されたレイアウトの4つの 並列ハーフブリッジが、48 V 入力、12 V 出 カ、480W、300kHz、40Aの単相バック・コ ンバータとして動作し、35%から100%の負荷 において効率96.5%以上が得られました。

提案した設計は、従来の並列方法と比べて優れた電気的、熱的な特性が得られ、高速GaNトランジスタをより大きな電流で動作させるために、効率的に並列化できることを実証しました。





参考文献:

[1] A. Lidow, J. Strydom, M. de Rooij, D. Reusch, *GaN Transistors for Efficient Power Conversion*, Second Edition, Wiley, 2014.

[2] E. O. Johnson, "Physical Limitations on Frequency and Power Parameters of Transistors," RCA, pp. 163-177, 1965.

[3] R. W. Keyes, "Figure of Merit for Semiconductors for High-Speed Switches," *Proc. IEEE*, p. 225, 1972.

[4] B. J. Baliga, "Semiconductors for High-Voltage, Vertical Channel FET's," J. Appl. Phy. vol. 53, pp. 1759-1764, 1982.

[5] B. J. Baliga, "Power Semiconductor Device Figure-of-Merit for High Frequency Applications," *IEEE Electron Device Letters*, vol. 10, pp. 455–457, 1989.

[6] I. J. Kim, S. Matsumoto, T. Sakai, and T. Yachi, "New Power Device Figure-of-Merit for High Frequency Applications," in Proc. Int. Symp. Power Semiconductor Devices ICs, Yokohama, Japan, 1995, pp. 309–314.

[7] A. Q. Huang, "New Unipolar Switching Power Device Figures of Merit," *IEEE Electron Device Letters*, vol. 25, pp. 298-301, 2004.

[8] Y. Ying, "Device Selection Criteria----Based on Loss Modeling and Figure of Merit," Thesis of Master of Science in Electrical Engineering of Virginia Tech, 2008.

[9] D. Reusch and J. Strydom, "Evaluation of Gallium Nitride Transistors in High Frequency Resonant and Soft-Switching DC-DC Converters," Applied Power Electronics Conference and Exposition (APEC), pp. 464–470, 2014.

[10] D. Reusch, D. Gilham, Y. Su, and F. C. Lee, "Gallium Nitride Based 3D Integrated Non-Isolated Point of Load Module," Applied Power Electronics Conference and Exposition (APEC), pp. 38–45, 2012.

[11] S. Ji, D. Reusch, and F. C. Lee, "High Frequency High Power Density 3D Integrated Gallium Nitride Based Point of Load Module," Energy Conversion Congress and Exposition (ECCE), pp.4267-4273, 2012.

[12] M. A. de Rooij, "eGaN FET based Wireless Energy Transfer Topology Performance Comparisons", International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management (PCIM - Europe), pg. 610 – 617, 2014.

[13] J. Strydom, D. Reusch, "Design and Evaluation of a 10 MHz Gallium Nitride Based 42 V DC-DC Converter," Applied Power Electronics Conference (APEC), pp. 1510-1516. 2014.

[14] D. Cucak, M Vasić, O Garcia, J.A. Oliver, P. Alou, J.A. Cobos, "Application of eGaN FETs for highly efficient Radio Frequency Power Amplifier," Integrated Power Electronics Systems, CIPS 2012, pp.1-6, 2012.

[15] B. Yang, J. Zhang, "Effect and utilization of common source inductance in synchronous rectification," Applied Power Electronics Conference and Exposition (APEC), pp. 1407–1411, 2005.

[16] M. Pavier, A. Woodworth, A. Sawle, R. Monteiro, C. Blake, and J. Chiu, "Understanding the effect of power MOSFET package parasitic on VRM circuit efficiency at frequencies above 1 MHz," PCIM Europe, pp. 279–284, 2003.

[17] T. Hashimoto, T. Kawashima, T. Uno, Y. Satou, N. Matsuura, "System in package with mounted capacitor for reduced parasitic inductance in voltage regulators," Applied Power Electronics Conference and Exposition (APEC), pp.187-191, 2008.

[18] D. Reusch and J. Strydom, "Understanding the Effect of PCB Layout on Circuit Performance in a High Frequency Gallium Nitride Based Point of Load Converter," Applied Power Electronics Conference (APEC), pp.649-655, 2013.

[19] J. B. Forsythe, "Paralleling of Power MOSFETs for High Power Output," International Rectifier Application Note.

[20] Y. F. Wu, "Paralleling High-speed GaN Power HEMTs for Quadrupled Power Output," Applied Power Electronics Conference and Exposition (APEC), pp. 211-214, 2013.